EE 2230-2

Brief

本課程將教授數位電路設計的實作技術，將邏輯設計之理論實現在實體的可程式邏輯晶片中。將教授硬體描述語言 Verilog HDL、硬體模擬器、FPGA電路板使用、邏輯分析儀使用等硬體設計技術。此外並搭配多個實驗主題的實作，學生 可學習到邏輯晶片之設計流程，相關主題包括組合電路設計、序列電路設計、計數器設計、有限狀態機設計、投票機設 計、多功能時鐘設計。本課程將以上課與上機實際操作互相搭配，學生預計能學習到數位邏輯電路設計之基本技術。

Description

Course keywords: Logic Design, FPGA, Programmable Logic, Verilog HDL 邏輯設計實驗 (EE 2230002) ** 同學預修科目為”邏輯設計”，加簽同學請第一次上課到課堂，書面實體加簽。 1. 課程大綱 本課程將教授數位電路設計的實作技術，將邏輯設計之理論實現在實體的可程式邏輯晶片中。將教 授硬體描述語言Verilog HDL、硬體模擬器、FPGA電路板使用、邏輯分析儀使用等硬體設計技術。 此外並搭配多個實驗主題的實作，學生可學習到邏輯晶片之設計流程，相關主題包括組合電路設 計、序列電路設計、計數器設計、有限狀態機設計、計算機設計、多功能時鐘設計、鍵盤控制與 VGA控制等。本課程將以上課與上機實際操作互相搭配，學生預計能學習到數位邏輯電路設計之基 本技術。 2. 教科書： 上課投影片講義 3. 參考書目： William J. Dally and R. curtis Harting, Digital Design - A Systems Approach, 2013, Cambridge University Press. M. Morris Mano & Michael D. Ciletti, Digital Design, 4th ed. 2007, Pearson Prentice Hall. 4. 上課方式: 演講及上機實習 5. 課程內容 Introduction to Verilog RTL FPGA Emulation Counters and Shifter Registers I Counters and Shifter Registers II Finite State Machine / Timers and Stopwatches Communications Protocols Speaker Keyboard Control Electronic Organ VGA 6. 評量方式： 70% 上機實習展示成績 20% 期末專題 10% 上機考試 7. 可連結之網址 eeclass學習系統

Prerequisites

Timetable

Scores

Average Percentage 83.1

Std. Deviation 7.27

Remarks

加簽規則請見課程大綱。申請停修前須先歸還實驗器材

Restrictions

電機系大學部1年級,電資院學士班大學部1年級優先，第3次選課起開放全校修習

Compulsory

Elective

Cross Discipline

First Specialization

Second Specialization